BAB I
PENDAHULUAN
A. Latar Belakang
Perkembangan Teknologi Digital saat ini yang semakin maju.Masyarakat saat ini telah terpesona oleh komputer dan kalkulator modern. Ini mungkin karena mesin tersebut menghasilkan fungsi aritmatika dengan ketelitian dan kecepatan yang sangat menakjubkan. Bab ini membicarakan beberapa rangkaian logika yang dapat menjumlahkan dan mengurangkan. Penambahan dan pengurangan dikerjakan dalam biner. Gerbang logika biasa akan kita rangkai satu sama yang lain untuk menghasilkan penambahan dan pengurangan.
B. Tujuan
Secara luas, dengan adanya rangkaian half adder, full adder dan parallel adder diharapkan kita atau si pembaca nantinya dapat memanfaatkan rangkaian tersebut untuk kepentingan masyarakat banyak dan menunjang kehidupan manusia. Semoga dengan ditemukannya alat yang menggunakan prinsip Half Adder, Full Adder dan parallel dan dapat dipublikasikan kepublic sehingga masyarakat banyak didunia bias memakainya.
Secara khusus tujuan dari penulis adalah agar :
1. Mahasiswa dapat membentuk bilangan biner bertanda dari bilangan desimal positif dan negatif
2. Mahasiswa dapat melakukan operasi penjumlahan bilangan-bilangan biner bertanda dengan bentuk-bentuk complement.
3. Menjelaskan operasi rangkaian Half, Full, dan Parallel Adder.
4. Menentukan persamaan operasional rangkaian Half, Full, dan Parallel Adder
BAB II
PEMBAHASAN
ALU (Aritmetic and Logic Unit)
Unit Aritmetika dan Logika merupakan bagian pengolah bilangan dari sebuah komputer.Operasi Aritmatika terdiri dari berbagai macam operasi diantaranya adalah operasi penjumlahan, pengurangan, perkalian, dan pembagian.
Cara Pendesinan pada ALU hampir sama dengan mendesain enkoder, multiplexer, dan di
Multiplexer. Rangkaian utama yang digunakan untuk melakukan perhitungan ALU adalah Adder.
Rangkaian pada ALU (Arithmetic and Logic Unit) yang digunakan untuk menjumlahkan bilangan dinamakan dengan Adder. Adder digunakan untuk memproses operasi aritmetika, Adder juga disebut rangkaian kombinasional aritmatika.
Ada 3 jenis adder:
1.Rangkaian Adder dengan menjumlahkan dua bit disebut Half Adder.
2.Rangkaian Adder dengan menjumlahkan tiga bit disebut Full Adder.
3.Rangkain Adder dengan menjumlahkan banyak bit disebut Paralel Adder
.
A. Half Adder
Rangkaian Half Adder merupakan dasar penjumlahan bilangan Biner yang terdiri dari satu bit, oleh karena itu dinamai Penjumlah Tak Lengkap.
1. jika A = 0 dan B = 0 dijumlahkan, hasilnya S ( Sum ) = 0.
2. jika A = 0 dan B = 1 dijumlahkan, hasilnya S ( Sum ) = 1.
3. jika A = 1 dan B = 1 dijumlahkan, hasilnya S ( Sum ) = 0
4. jika A = 1 dan B =1 dijumlahkan, hasilnya S ( Sum ) = 0. dengan nilai pindahan cy(Carry Out) = 1
Dengan demikian, half adder memiliki 2 masukan ( A dan B ) dan dua keluaran ( S dan Cy ).
Tabel Kebenaran Rangkaian Half Adder
| A | B | S | C |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
Ket:
S = Sum, hasil jumlah
C = Carry, sisa hasil jumlah
A. HALF ADDER
Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah (Least Significant Bit). seperti gabar di bawah.
| Half Adder |
| A |
| B |
| S |
| CBOB |
INPUT |
OUTPUT |
![]() |
Prinsip kerja Half Adder ditunjukkan pada gambar di bawah.
![]() |
Sebuah Half Adder mempunyai Tabel Kebenaran seperti yaitu:
![]() |
Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti gambar di bawah.

Persamaan Half Adder:
B. FULL ADDER
Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan (Sum) dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder diberikan pada gambar di bawah.
| Full Adder |
| A |
| B |
| S |
| CBBBOBBB |
| CBBBINBBB |
INPUT |
OUTPUT |
![]() |
Tabel Kebenaran untuk sebuah Full Adder yaitu:
![]() |
Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti gambar di bawah.
| A1 |
| B1 |
| CIN |
| COUT |
| S1 |
![]() |
Persamaan Full Adder:
C. PARALEL ADDER
Rangkaian Parallel Adder adalah rangkaian penjumlah dari dua bilangan yang telah dikonversikan ke dalam bentuk biner. Anggap ada dua buah register A dan B, masing-masing register terdiri dari 4 bit biner : A3A2A1A0 dan B3B2B1B0. Penjumlahan dari kedua register itu dapat dinyatakan sebagai berikut :

Rangkaian Parallel Adder dari persamaan di atas ditunjukkan pada gambar 9-2.

Rangkaian Parallel Adder terdiri dari Sebuah Half Adder (HA) pada Least Significant Bit (LSB) dari masing-masing input dan beberapa Full Adder pada bit-bit berikutnya. Prinsip kerja dari Parallel Adder adalah sebagai berikut : penjumlahan dilakukan mulai dari LSB-nya. Jika hasil penjumlahan adalah bilangan desimal “2” atau lebih, maka bit kelebihannya disimpan pada Cout, sedangkan bit di bawahnya akan dikeluarkan pada Σ. Begitu seterusnya menuju ke Most Significant Bit (MSB)nya.






